04-21-2026, 04:51 PM
(Modification du message : 04-21-2026, 05:14 PM par KIKIWILLYBEE.)
Bonjour ,
Svp,
A ce propos ,
Pour rappel ,
je me permets de remettre en avant le travail de référence d’un de nos éminents forumeurs FroGf13. :
![[Image: IMG-1717.jpg]](https://i.ibb.co/zWtDq0LH/IMG-1717.jpg)
…
Pour allez au delà de l’isolation du handshake + 5.o VDC de l’usb.uac., susceptible au travers du mode commun de diffuser des pollutions EMI.CEM.HF.nuisibles ; et au delà de la simple isolation galvanique à l'aide de photocoupleurs HF. tels l’exemple des chips analog.device.us ADUM. 3/4xxx. il est possible avec les quelques rares UIP. disponibles sur le marché d’envisager en plus un reclocking évoluè (algorithmes, FPGA. PLL. et fifo Reclock) de la trame USB.UAC. / 2o Mhz., .vec ou non un étalonnage externe à faible bruit de phase ..
Exemples :
https://fr.aliexpress.com/item/100501071...in_prod%3A
https://a.aliexpress.com/_EItahz8
https://a.aliexpress.com/_EIaGyma
…
Bien à vous,
Cordialement,
W ;-).
Svp,
A ce propos ,
Pour rappel ,
je me permets de remettre en avant le travail de référence d’un de nos éminents forumeurs FroGf13. :
![[Image: IMG-1717.jpg]](https://i.ibb.co/zWtDq0LH/IMG-1717.jpg)
…
Pour allez au delà de l’isolation du handshake + 5.o VDC de l’usb.uac., susceptible au travers du mode commun de diffuser des pollutions EMI.CEM.HF.nuisibles ; et au delà de la simple isolation galvanique à l'aide de photocoupleurs HF. tels l’exemple des chips analog.device.us ADUM. 3/4xxx. il est possible avec les quelques rares UIP. disponibles sur le marché d’envisager en plus un reclocking évoluè (algorithmes, FPGA. PLL. et fifo Reclock) de la trame USB.UAC. / 2o Mhz., .vec ou non un étalonnage externe à faible bruit de phase ..
Exemples :
https://fr.aliexpress.com/item/100501071...in_prod%3A
https://a.aliexpress.com/_EItahz8
https://a.aliexpress.com/_EIaGyma
…
Bien à vous,
Cordialement,
W ;-).

![[Image: PLAN-RSX-3.jpg]](https://i.ibb.co/4nyKzrFX/PLAN-RSX-3.jpg)