03-05-2026, 04:18 PM
(03-05-2026, 03:52 PM)KIKIWILLYBEE a écrit : Svp,
Même si le clocking externe n’intervient pas sur le signal clk. De l’IIs. externe , en entrée ;
l’étalonnage par celui ci n’interviendrait il pas cependant sur les process. postérieurs gérer par les. FPGA. /PLL. du DAC. : re synthèse , le fifo reclock , la modulation et le filtrage numerique puis la conversion..???
J'en suis persuadé, elle amene un signal "propre" donc moins d'intervention FPGA ect...
Box sfr->FMC->Gustard S26->Holo Cyan2->Hegel H300->JMR Abscisse Gen1->Velodyne Splr-1200

